（中央社記者鍾榮峰台北8日電）台灣半導體研究中心（TSRI）與日本產業技術總合研究所（AIST）合作，開發新型電晶體結構。日本媒體指出，這有助製造2奈米以下線寬、規劃應用在2024年後的新一代先進半導體。

國家實驗研究院台灣半導體研究中心在去年12月下旬公布，於IEEE國際電子元件會議IEDM（International Electron Devices Meeting）線上會議中，與日本產業技術總合研究所共同開發低溫晶片鍵合技術；相關技術可將不同通道材料的基板，直接鍵合成一個基板，並應用在互補式電晶體元件上。

這項技術可有效減少元件的面積，提供下世代半導體在多層鍵合與異質整合的研究可行性參考。

日本經濟新聞中文網今天報導，這項共同研究計劃從2018年啟動，日本和台灣研究機構各自發揮優勢；日本產業技術總合研究所利用先前累積的材料開發知識和堆疊異種材料的技術，台灣半導體研究中心在異質材料堆疊電晶體的設計和試製技術上提供協助。

相關技術是將矽（Si）和鍺（Ge）等不同通道材料從上下方堆疊、使「n型」和「p型」場效應電晶體（FET）靠近、名為CFET的結構。

報導指出，與之前電晶體相比，CFET結構的電晶體性能高、面積小，有助製造2奈米以下線寬的新一代半導體；此次開發的新型電晶體，預計應用在2024年以後的先進半導體。

日本產業技術總合研究所表示，相關技術在世界上是首次，規劃未來3年內向民間企業轉讓技術，實現商用化。

晶圓代工龍頭台積電也積極布局先進半導體製程，董事長劉德音日前指出，台積電3奈米製程依計畫推進，甚至比預期還超前一些。台積電原訂3奈米今年試產，預計2022年下半年量產；台積電規劃3奈米採用鰭式場效電晶體（FinFET）架構，2奈米之後轉向環繞閘極（GAA）架構。

台積電日前也公告赴日本投資定案，將在日本投資設立100%持股子公司，實收資本額不超過186億日圓，約1.86億美元，擴展三維晶片（3DIC）材料研究，預計今年完成。

台灣半導體研究中心布局包含下世代元件、前瞻記憶體、矽基量子計算次系統開發等半導體技術與IC應用技術服務平台，提供從元件、電路到系統整合的一條龍服務，建立半導體製造、封裝測試、IC設計、矽智財、系統整合等開放性資訊與服務平台。（編輯：張良知）1100308